Partenaires

Ampère

Nos tutelles

CNRS Ecole Centrale de Lyon Université de Lyon Université Lyon 1 INSA de Lyon

Nos partenaires

Ingénierie@Lyon



Rechercher


Accueil > Thèses et HDR > Thèses en 2016

12/12/2016 - Shiqin NIU

publié le , mis à jour le

Agenda

  • Lundi 12 décembre 2016 de 10h00 à 11h30 -

    Thèse Shiqin NIU

    Résumé : Conception, optimisation et caractérisation d’un transistor à effet de champ haute tension en carbure de silicium et leur diode associée (voir plus...)

    Lieu : UCBL, bibliothèque - voir carte


Ajouter un événement iCal

Shiqin NIU soutient sa thèse le 12/12/2016 à 10h - UCBL
Lieu de la soutenance : Salle de conférence de la Bibliothèque Universitaire de Lyon 1

Titre :
Conception, optimisation et caractérisation d’un transistor à effet de champ haute tension en Carbure de Silicium et leur diode associée

Jury :

  • Directeur de thèsé : D. PLANSON
  • Rapporteurs : M. MALBERT; N. ROUGER
  • Examinateurs : P. GODIGNON; M. LOCATELLI; M. BERTHOU;
  • Invités : M. BERVAS; L. DUPUY

Résumé :
La thèse intitulée "Conception, caractérisation et optimisation d’un transistor à effet de champ haute tension en Carbure de Silicium (SiC) et de leur diode associée", s’est déroulée au sein du laboratoire AMPERE sous la direction du Prof. D. PLANSON. Des premiers démonstrateurs de JFET ont été réalisés. Le blocage du JFET n’est pas efficace, ceci étant lié aux difficultés de réalisation technologique. Le premier travail a consisté en leur caractérisation précise puis en leur simulation, en tenant compte des erreurs de processus de fabrication. Ensuite, un nouveau masque a été dessiné en tenant en compte des problèmes technologiques identifiés. Les performances électriques de la nouvelle génération du composant ont ainsi démontré une amélioration importante au niveau de la tenue en tension. Dans le même temps, de nouveaux problèmes se sont révélés, qu’il sera nécessaire de résoudre dans le cadre de travaux futurs. Par ailleurs, les aspects de tenue en court-circuit des JFETs en SiC commercialement disponibles ont été étudiés finement. Les simulations électrothermiques par TCAD ont révélé les modes de défaillances. Ceci a permis d’établir finalement des modèles physiques valables pour les JFETs en SiC.

Mots clé :
JFET SiC, conception, influence des paramètres sur les performances, dessins de masques, densité de cellule, caractérisation électrique, analyses de défaillances, analyses optiques, simulation par éléments finis, Court-circuit, LV-JFET SiC, SIT SiC, capacité de court-circuit, simulation électrothermique, capacité thermique du substrat.



Voir en ligne : Texte complet